CPLD/FPGA技术应用项目教程

　　本书以SP-FGCE11AFPGA实验箱为硬件平台阐述了基于CPLD/FPGA技术的常见数字电路和数字系统的设计方法，主要目标是培养学生熟练使用EDA开发工具，应用Verilog HDL硬件描述语言开发电子产品所需的综合知识、素质和技能。
　　本书按照基于工作过程的“项目”载体和适应“任务驱动”教学模式的思路进行编写，“项目”的选取上以直观性、实用性、针对性为原则，按照学生的认知规律（由浅入深、由简单到复杂、由单项到系统、由验证到设计）对教材内容进行科学合理的安排。全书共3个模块，模块一选取14个常见数字电路设计作为项目载体，介绍EDA技术发展概况和硬件描述语言的相关知识、Quartus II软件和ModelSim软件的使用方法与技巧和运用Verilog HDL设计简单数字电路或系统。模块二选取11个基于SP-FGCE11AFPGA实训平台的项目为载体，介绍可编程逻辑器件产品概况和用硬件描述语言驱动常见外围硬件资源设计数字系统的方法。模块三选取了多功能数字电子时钟、VGA图像显示、UART通信接口和I2C总线接口设计四个综合设计项目，介绍怎样运用自顶向下的数字电路设计方法完成较复杂的数字系统设计。