Verilog HDL数字设计与综合（第二版）（本科教学版）pdf/txt下载_在线阅读全文

内容简介

本书从用户的角度全面阐述了Verilog HDL语言的重要细节和基本设计方法，并详细介绍了Verilog 2001版的主要改进部分。本书重点关注如何应用Verilog语言进行数字电路和系统的设计和验证，而不仅仅讲解语法。全书从基本概念讲起，并逐渐过渡到编程语言接口以及逻辑综合等高级主题。书中的内容全部符合Verilog HDL IEEE 1364-2001标准。

作者简介

Samir Palnitkar目前是美国Jambo Systems公司总裁。Jambo Systems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。

目　　录

**部分 Verilog基础知识
第1章 Verilog HDL数字设计综述 2
1.1 数字电路CAD技术的发展历史 2
1.2 硬件描述语言的出现 2
1.3 典型设计流程 3
1.4 硬件描述语言的意义 4
1.5 VERILOG HDL的优点 5
1.6 硬件描述语言的发展趋势 5
第2章层次建模的概念 7
2.1 设计方法学 7
2.2 四位脉动进位计数器 8
2.3 模块 9
2.4 模块实例 10
2.5 逻辑仿真的构成 12

**部分 Verilog基础知识 
第1章 Verilog HDL数字设计综述	2 
1.1 数字电路CAD技术的发展历史	2 
1.2 硬件描述语言的出现	2 
1.3 典型设计流程	3 
1.4 硬件描述语言的意义	4 
1.5 VERILOG HDL的优点	5 
1.6 硬件描述语言的发展趋势	5 
第2章 层次建模的概念	7 
2.1 设计方法学	7 
2.2 四位脉动进位计数器	8 
2.3 模块	9 
2.4 模块实例	10 
2.5 逻辑仿真的构成	12 
2.6 举例	12 
2.7 小结	15 
2.8 习题	16 
第3章 基本概念	17 
3.1 词法约定	17 
3.2 数据类型	20 
3.3 系统任务和编译指令	25 
3.4 小结	29 
3.5 习题	30 
第4章 模块和端口	31 
4.1 模块	31 
4.2 端口	33 
4.3 层次命名	38 
4.4 小结	39 
4.5 习题	39 
第5章 门级建模	40 
5.1 门的类型	40 
5.2 门延迟	50 
5.3 小结	54 
5.4 习题	55 
第6章 数据流建模	56 
6.1 连续赋值语句	56 
6.2 延迟	58 
6.3 表达式、操作符和操作数	59 
6.4 操作符类型	60 
6.5 举例	67 
6.6 小结	74 
6.7 习题	74 
第7章 行为级建模	76 
7.1 结构化过程语句	76 
7.2 过程赋值语句	79 
7.3 时序控制	83 
7.4 条件语句	88 
7.5 多路分支语句	89 
7.6 循环语句	91 
7.7 顺序块和并行块	94 
7.8 生成块	98 
7.9 举例	103 
7.10小结	108 
7.11 习题	109 
第8章 任务和函数	112 
8.1 任务和函数的区别	112 
8.2 任务	113 
8.3 函数	117 
8.4 小结	121 
8.5 习题	122 
第9章 实用建模技术	123 
9.1 过程连续赋值	123 
9.2 改写（覆盖）参数	125 
9.3 条件编译和执行	127 
9.4 时间尺度	130 
9.5 常用的系统任务	131 
9.6 小结	137 
9.7 习题	138 
第二部分 Verilog高级主题 
第10章 时序和延迟	142 
10.1 延迟模型的类型	142 
10.2 路径延迟建模	145 
10.3 时序检查	151 
10.4 延迟反标注	153 
10.5 小结	154 
10.6 习题	154 
第11章 开关级建模	156 
11.1 开关级建模元件	156 
11.2 举例	160 
11.3 小结	164 
11.4 习题	165 
第12章 用户自定义原语	166 
12.1 UDP的基础知识	166 
12.2 表示组合逻辑的UDP	168 
12.3 表示时序逻辑的UDP	173 
12.4 UDP表中的缩写符号	176 
12.5 UDP设计指南	177 
12.6 小结	178 
12.7 习题	178 
第13章 编程语言接口	180 
13.1 PLI的使用	182 
13.2 PLI任务的连接和调用	182 
13.3 内部数据表示	184 
13.4 PLI库子程序	185 
13.5 小结	195 
13.6 习题	196 
第14章 使用Verilog HDL进行逻辑综合	197 
14.1 什么是逻辑综合	197 
14.2 逻辑综合对数字设计行业的影响	199 
14.3 VERILOG HDL综合	200 
14.4 逻辑综合流程	204 
14.5 门级网表的验证	210 
14.6 逻辑综合建模技巧	212 
14.7 时序电路综合举例	217 
14.8 小结	224 
14.9 习题	224 
第15章 高级验证技术	226 
15.1 传统的验证流程	226 
15.2 断言检查	234 
15.3 形式化验证	235 
15.4 小结	237 
第三部分 附 录 
附录A 强度建模和高级线网类型定义	240 
附录B PLI子程序清单	243 
附录C 关键字、系统任务和编译指令	259 
附录D 形式化语法定义	261 
附录E Verilog有关问题解答	290 
附录F Verilog举例	293 
参考文献	303 
译者后记	304

显示全部信息

前　　言

作者简介
Samir Palnitkar是美国Jambo Systems公司总裁。Jambo Systems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。他是Integrated Intellectual Property公司的创办人。该公司是一家专用集成电路设计公司，已被Lattice Semiconductor公司收购。后来，他创建了电子商务软件公司Obongo，已被AOL Time Warner公司收购。
Palnitkar先生毕业于位于印度坎普尔市的印度理工学院电气工程系，获得学士学位，后来在美国西雅图的华盛顿大学电气工程系获得硕士学位，接着在美国加州圣何塞州立大学获得MBA学位。

作者简介 
Samir Palnitkar是美国Jambo Systems公司总裁。Jambo Systems公司是一流的专用集成电路（ASIC）设计和验证服务公司，专门从事高级微处理器、网络和通信芯片的设计服务。Palnitkar先生曾创办一系列小型的高科技公司。他是Integrated Intellectual Property公司的创办人。该公司是一家专用集成电路设计公司，已被Lattice Semiconductor公司收购。后来，他创建了电子商务软件公司Obongo，已被AOL Time Warner公司收购。 
Palnitkar先生毕业于位于印度坎普尔市的印度理工学院电气工程系，获得学士学位，后来在美国西雅图的华盛顿大学电气工程系获得硕士学位，接着在美国加州圣何塞州立大学获得MBA学位。 
Palnitkar先生目前是数字系统设计领域Verilog HDL建模、逻辑综合和基于EDA的设计方法学等方面的公认权威。他在设计和验证方面有丰富的工作经验，成功地完成过多种微处理器、专用集成电路和系统的设计。他是**个使用Verilog语言为共享内存、高速缓冲存储器组合（cache coherent）和多处理器体系结构搭建框架的人物。他领导研发了多处理器体系结构（一般称为UltraSPARC端口体系结构）。Sun Microsystems公司在下一代台式机的设计中采用了他研发的这种体系结构。除了UltraSPARC CPU以外，他还为许多一流的公司完成过许多不同类型的设计和验证项目。 
Palnitkar先生与一些研发仿真产品的公司有合作关系，是首批试用基于周期仿真的技术的领军人物。他有使用多种EDA工具的经验，诸如Verilog-NC，Synopsys VCS，Specman，Vera，System Verilog，Synopsys，SystemC，Verplex和Design Data Management Systems等。 
Palnitkar先生是三项美国专利的发明人。**项是分析有限状态机的新方法；第二项是基于周期的仿真技术；第三项是独特的电子商务技术（待批准）。他还发表了几篇技术论文。在业余时间，Palnitkar先生喜欢板球运动、阅读书籍和环球旅行。 
 
 
序 
早在1984年，Gateway Design Automation公司就谨慎地开始了Verilog硬件描述语言的研发。这种语言得到了集成电路芯片和数字系统设计工程师的广泛认可和普遍采用，因此已经成为了一项工业标准。Verilog*初是一种靠仿真环境支持的专利语言，是**种能够支持混合层次（mixed- level）设计表达方式的语言。这些层次包括数字电路的各种级别的抽象，即从开关级、门级、RTL级一直到更高级别的抽象。仿真环境提供了功能强大的统一的方法，不但能用于数字系统的设计，还能进行数字系统的测试，即对正在进行的数字系统设计进行验证。 
Verilog之所以能在市场上得到认可并占据主导地位，有三个关键的因素。**个关键因素是，在Verilog语言中引入了编程语言接口（PLI）。利用PLI，Verilog用户可以扩展具有自己的特色的仿真环境。如果用户明白了如何开发PLI，并成功地采用Verilog扩展了自己的仿真环境，那么这些用户就能成为真正的Verilog赢家。第二个关键因素是，Gateway公司一直密切注意ASIC制造厂商的需求。从1987年到1989年期间，公司曾努力与Motorola，National和UTMC等ASIC制造厂商在Verilog应用和开发方面加强合作，这些工作使得Verilog在这一领域逐渐占据了主导地位。Gateway公司认识到，绝大多数的数字逻辑仿真工作是由ASIC芯片的设计者完成的，这一认识增加了Verilog取得成功的机会。随着ASIC制造厂商提倡使用Verilog，Verilog仿真器逐渐被ASIC制造厂商认可，作为接收设计制造订单时的签字认可测试工具①。工业界对Verilog的认可，更进一步使得它在数字逻辑设计领域占据统治地位。*后一个关键因素是，1987年Synopsys公司引入了以Verilog为基础的综合技术，从而有力地支持了Verilog取得成功。Gateway公司为了让Verilog在综合技术方面取得优势，把其专有的Verilog使用权授予了Synopsys公司，仿真和综合技术的结合使得Verilog成为硬件设计工程师**的硬件描述语言。 
VHDL（VHSIC Hardware De******ion Language，甚高速集成电路硬件描述语言）的出现，得到了许多其他EDA厂商的强力追捧，使得VHDL很快成为IEEE标准，并因此使Verilog在许多公开的场合受到过“排挤”。1995年，Verilog也被批准成为IEEE 1364标准。并且，自从1995年以来，根据Verilog用户提出的需求，Verilog做了许多增补。这些增补都已经归入**推出的Verilog标准，IEEE 1364-2001。今天，Verilog已经成为数字设计的**语言，它是综合、验证和布局布线技术的基础。 
本书是Verilog语言用户的*好的指南，不但用丰富的实例解释了该语言的许多结构，还深入到许多应用细节，如编程语言接口（PLI）的开发使用和综合技术等。本书章节安排合理，循序渐进，从实际设计工作者的需求的角度来编写，而不只是讲解一些语法现象。 
本书第二版在两个方面具有特色。**，包括了IEEE 1364-2001标准中所有新增补的内容，让读者有机会了解有关Verilog的**信息，提高自己的设计水平。第二，新增加了一章，专门介绍高级验证技术，这些高级验证技术现在已经成为Verilog设计方法学整体结构的一部分。对设计和验证由几百万个门构成的数字系统的Verilog用户来说，了解和掌握这些技术是极其关键的。 
给用户讲解Verilog及其各种设计和验证方法学是一件相当困难并具有挑战意义的工作。手头有这本书，一定能使Verilog语言的初学者大大加快学习过程，也能使有经验的Verilog老用户很方便地获取Verilog新知识。这是一本每个Verilog用户手头必备的好书。 
 
 
 
Prabhu Goel 
Gateway Design Automation公司前任总裁 
 
 
 
前言 
刚开始学习Verilog HDL时，我到处寻找能帮助我很快进入Verilog HDL用户角色的书。我想参考一些基础数字电路设计范例来学习必要的Verilog HDL结构，这样就能自己用Verilog语言来设计一些小规模的数字电路并运行仿真。后来，我逐渐积累了一些编写基本Verilog模块的经验，并想进一步学习用Verilog HDL来设计更复杂一些的电路。当时，我到处打听，希望能搜寻到一本好书，希望能通过阅读这本书而全面了解高级Verilog数字系统设计概念，并掌握实际数字电路设计方法学。但是，我一直没有找到合适的书。我是通过经常接触到的Verilog产品手册，慢慢地积累了数字电路设计和实际集成电路验证的经验。如果当时手头有一本好的Verilog参考书，可以随时翻阅，我的学习进度一定可以大大加快。这个想法促使我编写了本书的**版。 
自从本书**版发行以来，已经过了6年多。在此期间，我完成了各种类型的许多ASIC设计和微处理器设计项目，我的设计和验证经验也随之逐渐加深和丰富。同时我也注意到，反映技术发展水平的高级验证方法学和各种设计工具也更加成熟。Verilog HDL的新标准IEEE 1364-2001也已经得到批准。编写本书第二版的目的是增补有关IEEE 1364-2001标准的新内容，把***的验证方法介绍给Verilog用户，并希望新版本能为读者提供更加丰富的学习内容。 
本书重点放在内容的宽广度而不是深度上，旨在传授给读者基于Verilog的广泛的实用工作知识，使读者能够对基于Verilog HDL的设计技术有全面的了解。本书把深入涵盖每个Verilog主题的任务留给Verilog HDL语言参考手册和各种基于Verilog产品的参考手册。 
本书虽然应该归属于Verilog HDL语法类书籍，但总的来说更应该归属于数字设计类书籍。Verilog HDL只是一种设计数字电路和系统的工具，认识到这一点是很重要的。Verilog HDL只是实现我们的*终目的（即数字集成电路芯片）的手段，因此本书强调设计实践的全面知识，而不仅仅只介绍Verilog HDL语言方面的知识。基于硬件描述语言的数字电路和系统的设计方法已经逐渐成为工程师们必须掌握的方法，没人能承受无视硬件描述语言所造成的工作损失。 
读者对象 
本书面向的主要对象是Verilog的初学者和中级水平的读者。然而，对于Verilog高级用户来说，本书涵盖的知识面很广，为这些高级读者提供了一本极好的参考书，能帮助他们理解各种手册和基于Verilog产品的培训教材。 
关于Verilog硬件描述语言的要点，在本书中安排合理、循序渐进。本书从*基本的概念出发，例如，从介绍基于硬件描述语言的设计方法学着手，然后逐渐过渡到高级主题，例如编程语言接口和逻辑综合等。因此本书对专业水平不同的读者都有用，具体解释如下： 
 学习数字逻辑设计的大学生 
本书的**部分用做Verilog HDL逻辑设计课程教学是很合适的。学生们受到书中层次建模的概念、基本Verilog结构、建模等技术的熏陶，很快就可以学会编写小型模块和运行仿真的知识。 
 业界的Verilog新用户 
许多公司正在转向用Verilog进行设计。本书的**部分对于想把自己的技术转向基于HDL设计的设计师们来说，是完美的入门课程。 
 已经具有Verilog基础知识并希望理解高级概念的用户 
本书的第二部分讨论了许多高级概念，诸如用户自定义原语（UDP）、时序仿真、编程语言接口（PLI）和逻辑综合等，

显示全部信息

Verilog HDL数字设计与综合（第二版）（本科教学版）下载

Verilog HDL数字设计与综合（第二版）（本科教学版）

发布书评

相关图书推荐