数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog版(含CD光盘1张)pdf/txt下载_在线阅读全文

当前位置:首页 > 工业技术 > 电子通信 > 数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog版(含CD光盘1张)

内容简介

本书以Altera公司的FPGA器件为开发平台，采用MATLAB及Verilog HDL语言为开发工具，详细阐述数字通信同步技术的FPGA实现原理、结构、方法和仿真测试过程，并通过大量工程实例分析FPGA实现过程中的具体技术细节。主要包括FPGA实现数字信号处理基础、锁相环技术原理、载波同步、自动频率控制、位同步、帧同步技术的设计与实现等内容。本书思路清晰、语言流畅、分析透彻，在简明阐述设计原理的基础上，主要追求对工程实践的指导性，力求使读者在较短的时间内掌握数字通信同步技术的FPGA设计知识和技能。本书的配套光盘收录了完整的MATLAB及Verilog HDL实例工程代码，有利于工程技术人员进行参考学习。

作者简介

杜勇，男，高级工程师，1976年生，硕士学位，毕业于国防科技大学，现工作于酒泉卫星发射中心。承担的项目共计4项，主要方向为无线通信技术的设计与实现，均为项目负责人，主要承担项目总体方案设计、核心算法设计及FPGA实现、硬件电路板的设计等工作。

目　　录

第1章同步技术的概念及FPGA基础
1.1 数字通信中的同步技术
1.2 同步技术的实现方法
1.2.1 两种不同的实现原理
1.2.2 常用的工程实现途径
1.3 FPGA概念及其在信号处理中的应用
1.3.1 基本概念及发展历程
1.3.2 FPGA的结构和工作原理
1.3.3 FPGA在数字信号处理中的应用
1.4 Altera器件简介
1.5 Verilog HDL语言简介
1.5.1 HDL语言简介
1.5.2 Verilog HDL语言特点
1.5.3 Verilog HDL程序结构

第1章  同步技术的概念及FPGA基础  
1.1  数字通信中的同步技术  
1.2  同步技术的实现方法  
1.2.1  两种不同的实现原理  
1.2.2  常用的工程实现途径  
1.3  FPGA概念及其在信号处理中的应用  
1.3.1  基本概念及发展历程  
1.3.2  FPGA的结构和工作原理  
1.3.3  FPGA在数字信号处理中的应用  
1.4  Altera器件简介  
1.5  Verilog HDL语言简介  
1.5.1  HDL语言简介  
1.5.2  Verilog HDL语言特点  
1.5.3  Verilog HDL程序结构  
1.6  FPGA开发工具及设计流程  
1.6.1  Quartus II开发套件  
1.6.2  ModelSim仿真软件  
1.6.3  FPGA设计流程  
1.7  MATLAB软件  
1.7.1  MATLAB软件介绍  
1.7.2  MATLAB工作界面  
1.7.3  MATLAB的特点及优势  
1.7.4  MATLAB与Quartus的数据交互  
1.8  小结  
第2章  FPGA实现数字信号处理基础  
2.1  FPGA中数的表示  
2.1.1  莱布尼兹与二进制  
2.1.2  定点数表示  
2.1.3  浮点数表示  
2.2  FPGA中数的运算  
2.2.1  加/减法运算  
2.2.2  乘法运算  
2.2.3  除法运算  
2.2.4  有效数据位的计算  
2.3  有限字长效应  
2.3.1  字长效应的产生因素  
2.3.2  A/D转换器的字长效应  
2.3.3  系统运算中的字长效应  
2.4  FPGA中的常用处理模块  
2.4.1  加法器模块  
2.4.2  乘法器模块  
2.4.3  除法器模块  
2.4.4  浮点运算模块  
2.4.5  滤波器模块  
2.5  小结  
第3章  锁相技术原理及应用  
3.1  锁相环的工作原理  
3.1.1  锁相环路的模型  
3.1.2  锁定与跟踪的概念  
3.1.3  环路的基本性能要求  
3.2  锁相环的组成  
3.2.1  鉴相器  
3.2.2  环路滤波器  
3.2.3  压控振荡器  
3.3  锁相环路的动态方程  
3.3.1  非线性相位模型  
3.3.2  线性相位模型  
3.3.3  环路的传递函数  
3.4  锁相环路的性能分析  
3.4.1  暂态信号响应  
3.4.2  环路的频率响应  
3.4.3  环路的稳定性  
3.4.4  非线性跟踪性能  
3.4.5  环路的捕获性能  
3.4.6  环路的噪声性能  
3.5  锁相环路的应用  
3.5.1  环路的两种跟踪状态  
3.5.2  调频解调器  
3.5.3  调相解调器  
3.5.4  调幅信号的相干解调  
3.5.5  锁相调频器  
3.5.6  锁相调相器  
3.6  小结  
第4章  载波同步的FPGA实现  
4.1  载波同步的原理  
4.1.1  载波同步的概念及实现方法  
4.1.2  锁相环的工作方式  
4.2  锁相环路的数字化模型  
4.2.1  数字鉴相器  
4.2.2  数字环路滤波器  
4.2.3  数字控制振荡器  
4.2.4  数字环路的动态方程  
4.3  输入信号建模与仿真  
4.3.1  工程实例需求  
4.3.2  输入信号模型  
4.3.3  输入信号的MATLAB仿真  
4.4  载波同步环的参数设计  
4.4.1  总体性能参数设计  
4.4.2  数字鉴相器设计  
4.4.3  环路滤波器及数控振荡器设计  
4.5  载波同步环的FPGA实现  
4.5.1  顶层模块的Verilog HDL实现  
4.5.2  IIR低通滤波器的Verilog HDL实现  
4.5.3  环路滤波器的Verilog HDL实现  
4.5.4  同步环路的FPGA实现  
4.6  载波同步环的仿真测试  
4.6.1  测试激励的Verilog HDL设计  
4.6.2  单载波输入信号的仿真测试  
4.6.3  调幅波输入信号的仿真测试  
4.6.4  关于载波环路参数的讨论  
4.7  小结  
第5章  抑制载波同步的FPGA实现  
5.1  抑制载波同步的原理  
5.1.1  平方环工作原理  
5.1.2  同相正交环工作原理  
5.1.3  判决反馈环工作原理  
5.2  输入信号建模与仿真  
5.2.1  工程实例需求  
5.2.2  DPSK调制原理及信号特征  
5.2.3  DPSK信号传输模型及仿真  
5.3  平方环的FPGA实现  
5.3.1  改进的平方环原理  
5.3.2  环路性能参数设计  
5.3.3  带通滤波器设计  
5.3.4  顶层模块的Verilog HDL实现  
5.3.5  带通滤波器的Verilog HDL实现  
5.3.6  低通滤波器的Verilog HDL实现  
5.3.7  FPGA实现后的仿真测试  
5.4  同相正交环的FPGA实现  
5.4.1  环路性能参数设计  
5.4.2  低通滤波器Verilog HDL实现  
5.4.3  其他模块的Verilog HDL实现  
5.4.4  顶层模块的Verilog HDL实现  
5.4.5  FPGA实现后的仿真测试  
5.4.6  同相支路的判决及码型变换  
5.5  判决反馈环的FPGA实现  
5.5.1  环路性能参数设计  
5.5.2  顶层模块的Verilog HDL实现  
5.5.3  积分判决模块的Verilog HDL实现  
5.5.4  FPGA实现后的仿真测试  
5.6  小结  
第6章  自动频率控制的FPGA实现  
6.1  自动频率控制的概念  
6.2  最大似然频偏估计的FPGA实现  
6.2.1  最大似然频偏估计的原理  
6.2.2  最大似然频偏估计的MATLAB仿真  
6.2.3  频偏估计的FPGA实现方法  
6.3  基于FFT载频估计的FPGA实现  
6.3.1  离散傅里叶变换  
6.3.2  FFT算法原理及MATLAB仿真  
6.3.3  FFT核的使用  
6.3.4  输入信号建模与MATLAB仿真  
6.3.5  基于FFT载频估计的Verilog HDL实现  
6.3.6  FPGA实现及仿真测试  
6.4  FSK信号调制解调原理  
6.4.1  数字频率调制  
6.4.2  FSK信号的MATLAB仿真  
6.4.3  FSK相干解调原理  
6.4.4  AFC环解调FSK信号的原理  
6.5  AFC环的FPGA实现  
6.5.1  环路参数设计  
6.5.2  顶层模块的Verilog HDL实现  
6.5.3  鉴频器模块的Verilog HDL实现  
6.5.4  FPGA实现及仿真测试  
6.6  小结  
第7章  位同步技术的FPGA实现  
7.1  位同步的概念及实现方法  
7.1.1  位同步的概念  
7.1.2  滤波法提取位同步  
7.1.3  数字锁相环位同步法  
7.2  微分型位同步的FPGA实现  
7.2.1  微分型位同步的原理  
7.2.2  顶层模块的Verilog HDL实现  
7.2.3  双相时钟信号的Verilog HDL实现  
7.2.4  微分鉴相模块的Verilog HDL实现  
7.2.5  单稳触发器的Verilog HDL实现  
7.2.6  控制及分频模块的Verilog HDL实现  
7.2.7  位同步形成及移相模块的Verilog HDL实现  
7.2.8  FPGA实现及仿真测试  
7.3  积分型位同步的FPGA实现  
7.3.1  积分型位同步的原理  
7.3.2  顶层模块的Verilog HDL实现  
7.3.3  积分模块的Verilog HDL实现  
7.3.4  鉴相模块的Verilog HDL实现  
7.3.5  FPGA实现及仿真测试  
7.4  改进位同步技术的FPGA实现  
7.4.1  正交支路积分输出门限判决法  
7.4.2  数字式滤波器法的工作原理  
7.4.3  随机徘徊滤波器的Verilog HDL实现  
7.4.4  随机徘徊滤波器的仿真测试  
7.4.5  改进的数字滤波器工作原理  
7.4.6  改进滤波器的Verilog HDL实现  
7.5  小结  
第8章  帧同步技术的FPGA实现  
8.1  异步传输与同步传输的概念  
8.1.1  异步传输的概念  
8.1.2  同步传输的概念  
8.1.3  异步传输与同步传输的区别  
8.2  起止式同步的FPGA实现  
8.2.1  RS-232串口通信

显示全部信息

前　　言

为什么要写这本书
为什么要写这本书？或者说，为什么要写数字通信的MATLAB与FPGA实现技术相关内容的书？记得2013年在电子工业出版社首次出版《数字滤波器的MATLAB与FPGA实现》这本书时，我在前言中提到写作的原因主要有三条：其一是FPGA技术在电子通信领域得到了越来越广泛的应用，并已逐渐成为电子产品实现的首选方案；其二是国内市场上专门讨论如何采用FPGA实现数字通信技术的书籍相对欠缺；其三是数字通信技术本身十分复杂，关键技术较多，在一本书中全面介绍数字通信技术的FPGA实现难免有所遗漏，且内容难以翔实。因此，根据作者从业经验，将数字通信技术的关键技术大致分为滤波器技术、同步技术和解调技术三种，并尝试着先写滤波器技术，再逐渐完成其他两种关键技术的写作。在广大读者的支持和鼓励下，先后又出版了《数字通信同步技术的MATLAB与FPGA实现》和《数字调制解调技术的MATLAB与FPGA实现》两本书，并且前不久刚出版了《数字滤波器的MATLAB与FPGA实现（第2版）》。这样，关于数字通信的MATLAB与FPGA实现的系列著作总算完成，三年前的构想总算得以成为现实！

为什么要写这本书 
为什么要写这本书？或者说，为什么要写数字通信的MATLAB与FPGA实现技术相关内容的书？记得2013年在电子工业出版社首次出版《数字滤波器的MATLAB与FPGA实现》这本书时，我在前言中提到写作的原因主要有三条：其一是FPGA技术在电子通信领域得到了越来越广泛的应用，并已逐渐成为电子产品实现的首选方案；其二是国内市场上专门讨论如何采用FPGA实现数字通信技术的书籍相对欠缺；其三是数字通信技术本身十分复杂，关键技术较多，在一本书中全面介绍数字通信技术的FPGA实现难免有所遗漏，且内容难以翔实。因此，根据作者从业经验，将数字通信技术的关键技术大致分为滤波器技术、同步技术和解调技术三种，并尝试着先写滤波器技术，再逐渐完成其他两种关键技术的写作。在广大读者的支持和鼓励下，先后又出版了《数字通信同步技术的MATLAB与FPGA实现》和《数字调制解调技术的MATLAB与FPGA实现》两本书，并且前不久刚出版了《数字滤波器的MATLAB与FPGA实现（第2版）》。这样，关于数字通信的MATLAB与FPGA实现的系列著作总算完成，三年前的构想总算得以成为现实！ 
数字通信的MATLAB与FPGA实现的系列著作出版后，陆续通过邮件或博客的方式收到广大读者的反馈意见。一些读者直接通过邮件告知书中的内容对工作中提供的直接或间接的帮助；一些读者提出了很多中肯的有建设性的意见和建议；更多的读者通过邮件交流书中的相关设计问题。在《数字滤波器的MATLAB和FPGA实现》一书的第1版出版后，不少读者就建议出版采用Verilog HDL语言作为设计平台的版本。这是很好的建议。其实，虽然在初次写数字滤波器一书时已规划过要完成这一系列的著作，但还没有想到要编写Altera/Verilog HDL版本，否则就会在前面三本书的书名中都加上“Xilinx/VHDL版本”的字样了。时间过得很快，三年多的时间过去了，在用Xilinx/VHDL平台写完这个系列著作之后，终于可以开始用Altera/Verilog HDL平台将这三本著作重新写一遍，以满足不同读者的需求。 
本书的内容安排 
第1章首先对数字通信同步技术的概念及FPGA基础知识进行简要介绍。通信技术的实现方法和平台很多。其中，FPGA因其强大的运算能力，以及灵活方便的应用特性，在现代通信、数字信号处理等领域得到越来越广泛的应用，并大有替代DSP等传统数字信号处理平台的趋势。为更好地理解本书后续章节的内容，本章简要介绍了Altera公司的FPGA器件，以及Quartus II开发环境、MATLAB软件等内容。如果读者已经具备一定的FPGA设计经验，也可以跳过本章，直接阅读本书后续章节的内容。 
第2章介绍FPGA中数的表示方法、数的运算、有限字长效应及常用的数字信号处理模块。数字信号在FPGA等硬件系统中实现时，因受寄存器长度的限制，不可避免地会产生有效字长效应。设计工程师必须了解字长效应对数字系统可能带来的影响，并在实际设计中通过仿真来确定最终的量化位数、寄存器长度等内容。本章最后对几种常用的运算模块IP核进行介绍，详细阐述各IP核控制参数的设置方法。IP核的应用在FPGA设计中十分普遍，尤其在数字信号处理领域，采用设计工具提供的IP核进行设计，不仅可以提高设计效率，而且可以保证设计的性能。因此，在进行FPGA工程设计时，工程师可以先浏览一下选定的目标器件所能提供的IP核，以便于通过使用IP核来减少设计工作量并提高系统性能。当然，工程师也可以根据设计需要，根据是否具有相应的IP核来选择目标器件。这一章讨论的都是一些非常基础的知识，但正因为基础，所以显得尤其重要。其中讨论的有效数据位运算，以及字长效应等内容在后续的工程实例讲解中都会多次涉及，建议读者不要急于阅读后续章节的工程实例讲解，先切实练好基本功，才可以达到事半功倍的效果。 
第3章主要讨论锁相环技术的基本理论，这大概也是本书阅读起来最为乏味的章节。阅读理论和一大堆公式，很容易让人感到厌烦。对于数字通信技术来说，锁相环技术的工作原理大概是最难以弄清的知识点之一。但是，要想设计出完美的同步环路，对理论的透彻理解是必须具备的能力，而一旦理解透了，工程设计时就会有得心应手的感觉。本章的大部分内容均参考自张厥盛等老师编著的《锁相技术》一书，只是更为注重从工程应用的角度，全面介绍锁相环的原理、组成，以及工程应用中需要经常使用的公式和参数设计方法。建议读者先耐心地对本章所介绍的内容进行深入的推敲理解，因为在后续章节讲解同步技术的FPGA实现时，可能需要反复翻阅本章的内容。通过在各次工程设计实践中反复体会锁相技术的原理及工作过程，当读者真正理解锁相环的基本理论及分析方法后，就会发现设计出性能优良的锁相环电路也不是一件多么困难的事。 
第4章开始讨论载波同步技术的FPGA实现。这一章仍然有一些概念及工作原理的介绍，主要在于讲清数字化载波锁相环的参数设计及计算方法。实现数字锁相环的关键步骤在于构造合适的数字化实现结构及模型。本章重点内容在于以一个完整的载波环路工程设计实例，详细讲解数字载波锁相环系统的设计步骤、方法，并进行比较全面的性能仿真测试。载波同步环路的数字化设计与实现，本身比较复杂，初学者往往难以理解数字化模型与模拟电路之间的对应关系。数字化实现方法中各组成部件、参数的设计比较灵活，本章最后对载波环路的一般设计步骤、环路参数对系统性能的影响进行归纳整理。读者可以完全按照本章所讨论的流程进行系统的设计及仿真，并反复理解载波同步技术的数字化实现方法，以及Verilog HDL编程的思路，必要时可以重复阅读第3章的内容，切实掌握锁相环路的工作原理及设计过程。同时，本章用较大的篇幅详细讲解了工程设计时的仿真测试步骤，读者尤其要切实掌握Quartus II环境与MATLAB联合应用的方法，以便提高设计效率。 
第5章首先简要介绍三种抑制载波同步环的工作原理，随后对三种同步环路的FPGA设计方法、结构、仿真测试过程进行详细讨论。从抑制载波环的FPGA实现过程可以看出，三种环路设计所采用的环路模型、参数设计方式均十分相似，其中的环路滤波器只需简单修改即可通用。平方环与同相正交环的性能是等价的，但同相正交环（Costas环）显然在解调BPSK等抑制载波调制信号时更具优势。判决反馈环比其他两种环路的噪声性能更好，环路锁定后的稳态相差更低，但载波环路同步需要以位同步作为前提条件，从而影响了环路的稳定性。因此，对于抑制载波调制信号来讲，工程上通常采用同相正交环来实现信号的载波同步及数据解调。 
第6章首先介绍自动频率控制的基本概念，然后分别对最大似然频偏估计及FFT载频估计两种算法的原理、MATLAB仿真进行了讨论，并详细阐述了FFT载频估计算法的FPGA实现方法。FSK是现代数字通信中常用的一种通信调制方式，本章对数字频率调制的原理及信号特征进行介绍，并采用MATLAB对FSK信号进行了仿真。FSK信号的解调方法很多，非相干解调法因为实现简单，性能优良而得到更为广泛的应用。为便于读者更好地理解锁相环与AFC环的差别，本章对常规二阶锁相环无法实现FSK信号解调的原因进行分析，并采用与锁相环类似的分析方法，对AFC环的模型进行讨论。这也进一步说明，读者在进行FPGA工程设计之前，必须充分理解系统的工作原理等理论知识，才能更好地把握FPGA实现过程中的参数设计、数据截位、时序控制等工程设计细节。本章最后详细阐述采用相乘微分型AFC环路实现FSK解调的原理、方法、步骤及仿真测试过程。 
第7章主要讨论采用数字锁相环实现位同步的原理、方法、步骤及仿真测试过程。数字锁相法实现位同步是数字通信中使用最为广泛的方法，其基本工作原理与载波锁相环类似，均是通过鉴相器提取输入信号与本地位同步信号的相位差，并据此对本地同步信号的相位进行调整。微分型位同步环是最简单的数字锁相环路，其他位同步环均是在其基础上进行改进和完善的，以增加其抗干扰性能及稳定性能。本章以工程实例讲解的方法，对微分型、积分型和改进型位同步环的各个功能部件均进行详细的讨论，尤其对环路各节点的信号波形进行说明。读者在阅读本章时，需要切实弄清各环路、各节点波形的时序关系，当完全理解环路的工作过程及实现方法后，采用Verilog HDL代码进行实现就比较容易了。读者可以将本章所讨论的实例以独立模块的形式嵌入前面章节的实例中，以完成基带解调后的位同步功能。 
第8章首先介绍同步传输及异步传输的概念，并对两种传输方式的同步原理、方法、步骤及仿真测试过程进行详细讨论。异步传输的速率及效率都比较低，典型的应用是串口通信，本章对RS-232串口传输的收/发端均进行FPGA实现。RS-232串口传输协议定义了较多的握手信号，有兴趣的读者可以在实例8-1的基础上对串口通信进行完善。本章的重点是帧同步系统的FPGA实现，完整的帧同步包括搜索、校核和同步状态。一个看似复杂的系统，只要合理划分功能模块，在编写程序之前理清编程思路，最终的代码实现反而变得比较简单。读者在阅读帧同步系统的程序代码时，重点在于理解各模块之间的信号接口关系，以及接口信号之间的时序关系，进而深刻理解程序的编写思路和方法，以提高复杂系统的Verilog HDL程序编写水平。 
本书的目标 
通常来讲，一名电子通信专业的技术人员，在从业之初都会遇到类似的困惑：如何将教材中所学的理论与实际中的工程设计结合起来？如何能够将这些教材中的理论转换成实际的电路？绝大多数数字通信类教材对通信的原理讲解十分透彻，但理论与实践之间显然需要有一些可以顺利通过的桥梁。一个常用的方法是通过采用MATLAB等工具进行软件仿真来加深对理论的理解，但更好的方法显然是直接参与工程的设计与实现。FPGA技术因其快速的并行运算能力，以及独特的组成结构，在电子通信领域已成为必不可少的实现平台之一。本书的目的正是架起这样一座桥梁，通过具体的设计实例，

显示全部信息

数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog版(含CD光盘1张)下载

数字通信同步技术的MATLAB与FPGA实现——Altera/Verilog版(含CD光盘1张)

发布书评

相关图书推荐