集成电路实现、电路设计与工艺

本书为“集成电路EDA技术”丛书之一，内容涵盖从标准的RTL到GDSⅡ的全部设计流程，模拟和混合信号设计，物理验证、分析与寄生参数提取，电源噪声分析，工艺仿真，DFM和工艺CAD，并详细分析逻辑综合、布局及布线过程，专门探讨功耗分析与优化方法、等价性检验、静态时序分析、结构化数字设计和设计收敛，以及适合FPGA设计的特殊方法等。
本书可作为从事电子科学与技术、微电子学与固体电子学以及集成电路工程的技术人员、科研人员和高等院校师生的常备参考书。

Louis Scheffer，1974年和l975年在加利福尼亚理工学院分别获得理科学士和硕士学位。1984年在斯坦福大学获得博士学位。1975-1981年就职于Hewlett Packard，从事芯片设计和CAD工具的开发。1981年，加入Valid Logic Systems，从事硬件设计，并开发了一个电路编辑器和一个IC

第1章 设计流程
1.1 引言
按比例缩小推动了整个由RTL（寄存器晶体管级）到GDSⅡ设计流程的IC实现。这一流程采用了基本独立的综合、布局和布线算法，来实现以设计收敛为目的的完整的结构和分析流程。本章将致力于对这一问题的探讨，即逐步增加的互连延迟问题是如何促使新思路和新的集成化设计收敛工具形成的。在设计收敛中，新的按比例缩小的问题（如功耗泄漏、不确定性和可靠性等），将继续对现有技术领域形成挑战。
在过去的25年里，从RTE到GDSⅡ的整个设计流程经历了重大的改变。CMOS工艺连续的按比例缩小显著地改变了各设计阶段所要完成的目标。最近，由于合适的延迟预测程序的缺乏，致使设计流程发生了显著改变。在未来，如功耗泄漏、不确定性和可靠性等课题将需要继续对设计收敛过程进行有效的变革。在这一章中我们将讲述是什么推动了设计流程由一组分立的设计步骤向完全集成的设计方法转变，又是什么推动我们追求最新的改变。
在以“EDA的发展趋势”为主题的第40届设计自动化会议主题中，Alberto SangiovanniVincentelli对EDA的3个周期，即上帝时代、英雄时代和凡人时代进行了区分。这些时间段分别以直觉、想象力和理智为代表特征。
在CAD领域里，当我们在RTL到GDS Ⅱ的转换流程中受到限制时，把它的发展过程分为3个主要阶段，即发明创造时代、应用时代和集成综合时代。在发明创造阶段，布局布线、静态时序分析和逻辑综合被创造出来。在应用阶段，它们被精练的数据结构和先进的算法彻底地改良，这就使每个设计阶段所使用的工具能够与迅速增长的设计规模相协调。然而，由于缺乏具有较低预测成本的功能，即使非常有效地实现了上述的每一个步骤，设计者也不可能靠一系列独立的设计步骤去完成一个设计，这就导致集成设计时代的出现。在该时期中，在逐渐增加的成本分析者的推动下，大部分设计步骤都能在集成环境中实现。
现在，让我们关注每个时代的更多细节，并对它们所具有的一些典型特征进行适当地描述。
1.2 发明
早期，人们创造出用于布局布线、时序分析和综合的算法。大部分物理层设计算法的发明是封装和电路板设计推动的结果。这种算法发展的真实情况对当时来讲是稀有和宝贵的。因为在当时的设计条件下，仅有很少的层和有限的引脚允许使用，需要布局的相关分立元件也只有很少的几个，所以复杂的优化算法对于我们处理这么少的元件的布局问题是没有必要的。
……