Altium Designer实用宝典——FPGA设计(含光盘1张)

Altium Designer改进了FPGA的JTAG功能，无须从物理PCB上访问管脚即可动态研究器件上的管脚状态。JTAG边界扫描可透明地监控器件上的信号状态，当Altium Designer系统连接到合适的开发板（如Altium独立于器件的NanoBoard，或具有JTAG接口器件的原型板或产品板）时，内置的实时JTAG浏览器可方便地查看所有JTAG器件上的管脚状态。
本书作为一本从入门级逐渐提高到熟练水平的教程，较为详细地介绍了AltiumDesigner系统设计FPGA项目的方法，以及软件的安装方法和参数配置方法。作者尽量以实际设计为例，从不同方面讲解：FPGA的设计方法，同时书中也详细地介绍了AltiumDesigner虚拟仪器的使用方法，为用户开发设计FPGA提供了方便。  

本书以Mtium Designer为开发平台，以实际设计实例为线索，从多个角度详细地介绍了在Altium Designer系统中设计FPGA项目的方法和步骤。书中以NanoBoard-NB1发器为基础，详细地介绍了FPGA项目和嵌入式系统项目从设计到目标板实现的完整开发过程，以及NanoBoard—NB1开发器和系统中虚拟仪器的使用方法。本书配套光盘为Mtium公司授权的Mtium Designer软件*试用版、培训视频教程和部分参考资料。
本书可作为大专院校电子类、计算机类、自动化类、机电类专业的教材或教学参考书，也可供数字电子电路设计人员和大规模集成电路设计工程师参考。

第1章　可编程逻辑器件基础
可编程逻辑器件的英文名称为PLD（Programmable Logic Devices），分为简单PLD和复杂PLD。简单PLD分为PROM、PLA、PAL、GAL；复杂PLD分为复杂可编程逻辑器件CPLD（Complex Programmable Logic Device）和现场可编程逻辑门阵列FPGA（Field Programmable Gate Array）。
CPLD和FPGA都具有体系结构和逻辑单元灵活、集成度高以及适用范围广的特点。这两种器件兼容了简单PLD和通用门阵列的优点，可实现较大规模的逻辑电路，编程也很灵活。与专用集成电路ASIC（Application Specific Integrated Circuit）相比，具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无须测试、质量稳定以及可实时在线检验等优点。
　　1.1 FPGA的基本结构
FPGA的基本结构由六大部分构成，分别为基本可编程逻辑模块、可编程输入／输出模块、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核等。
1.基本可编程逻辑模块CLB（Configurable Logic Block）
CLB构成了可编程逻辑器件的逻辑组成核心，即中间排成行和列的逻辑单元可编程，可以实现组合逻辑电路和时序逻辑电路，在逻辑模块里有实现组合逻辑和集成的元件触发器。
FPGA的基本可编程逻辑模块是由查找表（LUT，Look Up Table）和寄存器（Register）组成的，查找表一般完成纯组合逻辑功能。FPGA内部寄存器可配置为带同步／异步复位和置位、时钟使能的触发器（FF，Flip Flop），也可以配置成为锁存器（Latch）。FPGA一般依赖寄存器完成同步时序逻辑设计。一般来说，比较经典的基本可编程模块的配置是一个寄存器加一个查找表，但不同厂商的寄存器和查找表的内部结构有一定的差异，而且寄存器和查找表的组合模式也不同。
学习底层配置单元的LUT和Register比率的一个重要意义在于器件选型和规模估算。由于FPGA内部除了基本可编程逻辑单元外，还有嵌入式的RAM、PLL（或者是DLL）、专用的Hard IP Core等，这些模块也能等效出一定规模的系统门，所以简单而科学的方法是用器件的Register或LUT的数量衡量。
　　……